Стратегии проектирования цифровых ис

ПРОЕКТИРОВАНИЕ НА ОСНОВЕ СТАНДАРТНЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ (ЯЧЕЕК)

ЯЧЕЙКИ РАСПОЛОЖЕНЫ В РЯДАХ ОДИНАКОВОЙ ВЫСОТЫ И РАЗДЕЛЕНЫ ТРАССИРОВОЧНЫМИ КАНАЛАМИ. ДЛЯ ОПТИМИЗАЦИИ ТРАСС ИСПОЛЬЗУЮТСЯ ПРОХОДНЫЕ ЯЧЕЙКИ

ПРОГРАММИРУЕМЫЕ СОЕДИНИТЕЛЬНЫЕ СЕТИ В ИС С МАТРИЧНОЙ СТРУКТУРОЙ

ДЛЯ ПОВЫШЕНИЯ КАЧЕСТВА ПЕРЕДАЧИ СИГНАЛОВ ПРИ РАЗЛИЧНОЙ ДЛИНЕ ПРОВОДНИКОВ ИСПОЛЬЗУЮТСЯ СЕТКИ ПРОГРАММИРУЕМЫХ СОЕДИНЕНИЙ РАЗЛИЧНОЙ ЗЕРНИСТОСТИ. ЭТО ПОЗВОЛЯЕТ ОПТИМИЗИРОВАТЬ КОЛИЧЕСТВО КОММУТАЦИОННЫХ КЛЮЧЕЙ В ЛИНИЯХ СВЯЗИ

МАРШРУТ ПРОЕКТИРОВАНИЯ ЦИФРОВОГО УСТРОЙСТВА НА ПЛИС

CОЗДАНИЕ ИЕРАРХИЧЕСКОГО ОПИСАНИЯ ЦИФРОВОГО УСТРОЙСТВА

• Методология проектирования сложных ЦИФРОВЫХ УСТРОЙСТВ подразумевает ИХ представление в виде многоуровневой модульной иерархической структуры, в которой модули ВЕРХНЕГО уровня реализуются при помощи модулей нижних уровней.

• Базовым понятием иерархического проектирования является модуль, под которым понимается функционально законченная часть (блок) УСТРОЙСТВА.

Преимущества иерархического проектирования:

• Проект становится более легким для понимания;

• Упрощается отладка;

• Использование различных способов описания модулей проекта;

• Независимое проектирование и верификация модулей;

• Параллельное проектирование отдельных модулей. Количество уровней иерархии и способы описания различных модулей определяет сам разработчик в зависимости от сложности и особенностей проекта.

ИЕРАРХИЧЕСКАЯ СТРУКТУРА ОПИСАНИЯ ЦИФРОВОГО УСТРОЙСТВА

ПРОЕКТИРОВАНИЕ НА HDL

• Языковые описания обладают рядом принципиальных особенностей, определяющих порядок проектирования цифровых систем. Во-первых, их можно использовать на любых уровнях иерархии. Во-вторых, в зависимости от стадии проработки проекта описание может быть поведенческим (модуль – черный ящик), что характерно для начальных этапов работы над проектом, или структурным (вплоть до уровня логических элементов) на заключительных этапах.

Какие преимущества это дает разработчику:

• Возможность использования функционального моделирования для верификации проекта (выявления ошибок проектирования) на ранних этапах проектирования;

• Автоматический синтез структуры системы на уровне логических элементов по функциональному описанию с учетом ограничений, задаваемых разработчиком;

• Переносимость проекта на кристаллы с иной архитектурой

ИСПОЛЬЗОВАНИЕ IP-БЛОКОВ

• IP – (INTELLECTUAL PROPERTY) УНИФИЦИРОВАННЫЕ, СЕРТИФИЦИРОВАННЫЕ БЛОКИ (ЯДРА, CORES) ПРОЦЕССОРОВ, ПАМЯТИ, КОНТРОЛЛЕРОВ, ИНТЕРФЕЙСОВ, СОЗДАННЫЕ ПРИ ПОМОЩИ ЯЗЫКОВ ОПИСАНИЯ ЦИФРОВЫХ СХЕМ (HDL)

• СТАНДАРТНЫЕ ИНТЕРФЕЙСЫ IP-БЛОКОВ НЕОБХОДИМЫ ДЛЯ ИХ МНОГОКРАТНОГО ИСПОЛЬЗОВАНИЯ РАЗЛИЧНЫМИ РАЗРАБОТЧИКАМИ В РАЗЛИЧНЫХ ПРОЕКТАХ

• РАЗРАБОТКА СТАНДАРТОВ - VSIA (VIRTUAL SOCKET INTERFACE ALLIANCE)