Это выражение называют функцией переходов.

Поэтому ПЛУ должно хранить информацию (код) о предыстории своей работы в каждом новом такте, кроме входного кода Х _p.

Входной код КЛУ состоит из двух кодовых слов. Это входной код Х (р -1...0) KЛУ и код    S (п -1...0), снимаемый с выхода блока памяти. Выходной код КЛУ так же состоит из двух кодовых слов: это выходной код Z (m -1...0) и код Y (k -1...0), сформированный в КЛУ с учетом предыстории работы устройства. Кроме этого, управляющее воздействие С (t -1...0) может вводиться непосредственно в блок памяти, что расширяет функциональные возможности структуры ПЛУ.

Итак, сигналы, действующие в ПЛУ, можно разбить на две группы: это внешние сигналы (коды) Х_р, С_t и Z_m, указываемые в задании к устройству, и внутренние сигналы Y_k и S_п, произвольно выбираемые при проектировании, которые должны обеспечить реализацию требуемого алгоритма работы устройства.

Устройство, реализующее данную структуру, часто называют цифровым автоматом, а сигнал S _n – его состоянием.

Выходные сигналы Z_m конечного автомата (см. рис. 3.1) могут формироваться двояко.

В автоматах Мили они являются функциями как входных Х _p сигналов, так и сигналов S _n элементов памяти в этом же такте, т.е.

Это выражение называют функцией выхода автомата Мили.

В автоматах же Мура они являются функциями только сигналов элементов памяти в этом же такте, т.е.

Это выражение называют функцией выхода автомата Мура. Существуют правила перехода от одного вида автоматов к другому.

Функции S _n и Z_m последовательностных устройств представляют в виде таблицы переходов и таблицы выходов или в виде объединенной таблицы состояний автомата.

 

Упражнение 3.1

СИНТЕЗ ПОСЛЕДОВАТЕЛЬНОСТНОГО ЛОГИЧЕСКОГО УСТРОЙСТВА,

ФОРМИРУЮЩЕГО НА ВЫХОДЕ СЛЕДУЮЩУЮ ПОСЛЕДОВАТЕЛЬНОСТЬ

 ДЕСЯТИЧНЫХ КОДОВ: 31, 40, 82, 67, 49, 31, 49.

Решение

Определим необходимое число состояний и требуемый объем памяти автомата, формирующего на выходе заданную последовательность выходных кодов.

Согласно заданию на выходе устройства должна быть сформирована последовательность 7-ми чисел. При этом числа 31 и 49 повторяются по 2 раза. Для автомата это четыре различных числа, так как после первого числа 31 в последовательности идет число 40, после второго числа 31 – число 49 и т.д. Поэтому на выходе автомата должно сформироваться 7 состояний, т.е S _необ = 7.

2.3.2. Для реализации подсистемы памяти найдем число триггеров, воспользовавшись следующим выражением:

q ≥ ceil (log₂ S _НЕОБ) = ceil (log₂ 7) = 3,

Где ceil – ближайшее большее целое число.

Итак, для реализации подсистемы памяти необходимо 3 триггера.

2.3.3. Преобразуем заданные коды к виду двоично-десятичных кодов (табл.  3.1).

                 Таблица 3.1. Двоично-десятичное представление выходных кодов

Десятичные коды

Старший разряд выходного числа

Младший разряд выходного числа

Z 7 Z 6 Z 5 Z 4 Z 3 Z 2 Z 1 Z 0 31 0 0 1 1 0 0 0 1 40 0 1 0 0 0 0 0 0 82 1 0 0 0 0 0 1 0 67 0 1 1 0 0 1 1 1 49 0 1 0 0 1 0 0 1 31 0 0 1 1 0 0 0 1 49 0 1 0 0 1 0 0 1

Примечание. В двоично-десятичном коде каждый разряд десятичного кода представляется 4-разрядным двоичным кодом, в котором используется только 10 первичных цифр (от 0 до 9). Комбинации 4-х разрядного двоичного кода чисел с 10 до 15 включительно не используются.

Согласно полученной таблице для реализации заданной последовательности кодов необходимо использовать 8-разрядный выходной код Z 7… Z 1 Z 0.

2.3.4. Обобщенная структурная схема проектируемого устройства имеет вид показанный на рис. 3.2.

В данном примере для функционирования устройства не требуется использование входного сигнала Х (p -1…0), т.е. устройство имеет структуру автомата Мура.

Рис. 3.2. Обобщенная структурная схема проектируемого устройства

2.3.5. Синтезируем граф переходов проектируемого устройства. Отметим, что для работы устройства необходимо 7 состояний, в то время как при объеме памяти с 3-мя триггерами возмо­жно формирование 8-ми состояний. Следовательно, одно состояние являются лишним и необходимо обеспечить работоспособность устройства при появлении на выходе этого лиш­него состояния (аварийного режима).

Для этого надо предусмотреть принудительный выход из этих состояний. Примем, что при попадании устройства в лишнее состояние автомат должен вернуться к началу последовательности чисел, при этом на ее выходе должен сформироваться нулевой код S ₀ = 000₂.

Отвечающий сказанному граф переходов показан на рис. 3.3, в котором над ребрами в числителе дроби стоят прочерки в виду отсутствия входного сигнала       Х (p -1…0).

Рис. 3.3. Граф переходов проектируемого устройства

2.3.6. Для реализации триггерной подсистемы выбираем JK -триггер. Запишем таблицу переходов триггера данного типа. Особенностью данной таблицы является наличие большого числа неопределенных сигналов, что позволит упростить реализацию комбинационной подсистемы автомата за счет получения не полностью определенной расширенной таблицы переходов КЛУ.

Таблица переходов JK -триггера

Q n	Q n +1	J	K
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0

С выбором типа триггера заканчивается проектирование подсистемы памяти. Она состоит из 3-х JK -триггеров, входной сигнал Y (ПОС) которой является 6 -разрядным, т.е. Y = J 2 K 2 J 1 K 1 J 0 K 0 (по два управляющих сигнала для каждого триггера), а выходной S_n -сигнал 3 -разрядный (по одному выходному сигналу с 3-х триггеров).

2.3.6. Составим расширенную таблицу переходов, описывающую работу комбинационной подсистемы автомата (табл. 3.3). Для этого присвоим состояниям, показанным на графе (см. рис 3.2) при переходе от S_n к S_{n +1}, следующие коды:

S 0 = 000; S 1 = 001; S 2 = 010; S 3 = 011; S 4 = 100; S 5 = 101; S 6 = 110; S 7 = 111.

Таблица 3.3. Расширенная таблица переключений комбинационной подсистемы автомата

S n			S n +1			Y						Z
Q2	Q1	Q 0	Q 2	Q 1	Q 0	J 2	K 2	J 1	K 1	J 0	K 0	Z 7	Z6	Z5	Z4	Z3	Z 2	Z 1	Z 0
0	0	0	0	0	1	0	-	0	-	1	-	0	0	1	1	0	0	0	1
0	0	1	0	1	0	0	-	1	-	-	1	0	1	0	0	0	0	0	0
0	1	0	0	1	1	0	-	-	0	1	-	1	0	0	0	0	0	1	0
0	1	1	1	0	0	1	-	-	1	-	1	0	1	1	0	0	1	1	1
1	0	0	1	0	1	-	0	0	-	1	-	0	1	0	0	1	0	0	1
1	0	1	1	1	0	-	0	1	-	-	1	0	0	1	1	0	0	0	1
1	1	0	0	0	0	-	1	-	1	0	-	0	1	0	0	1	0	0	1
1	1	1	0	0	0	-	1	-	1	-	1	0	0	0	0	0	0	0	0

2.3.7. Минимизацию ФАЛ элементов ПЛУ выполним с использованием карт Вейча (рис. 3.4), в которые внесем из столбцов таблицы соответствующие значения 1 и 0.

Рис. 3.4. Определение МДФ записи ФАЛ элементов подсистем ПЛУ