Структура мультиплексирования в сетях синхронной цифровой иерархии

Задача 1. На участке сети синхронной цифровой иерархии с топологией «точка – точка» и заданными агрегатными сигналами организованы тракты виртуальных контейнеров одного вида.

Привести схему мультиплексирования. Определить максимальное количество трактов виртуальных контейнеров в сети. Указать на схеме мультиплексирования скорости передачи во всех точках.

 

Номер варианта	Агрегатные сигналы	Сигналы административных блоков	Тракты виртуальных контейнеров
01	STM‑64	AU‑4	VC‑4
02	STM‑16	AU‑4	VC‑3
03	STM‑16	AU‑4	VC‑2
04	STM‑16	AU‑4	VC‑12
05	STM‑16	AU‑4	VC‑11
06	STM‑4	AU‑4	VC‑4
07	STM‑4	AU‑4	VC‑3
08	STM‑4	AU‑4	VC‑2
09	STM‑4	AU‑4	VC‑12
10	STM‑4	AU‑4	VC‑11
11	STM‑1	AU‑4	VC‑4
12	STM‑0	AU‑3	VC‑3
13	STM‑0	AU‑3	VC‑2
14	STM‑0	AU‑3	VC‑12
15	STM‑0	AU‑3	VC‑11
16	sSTM‑21	–	VC‑2
17	sSTM‑22	‑	VC‑2
18	sSTM‑24	‑	VC‑2
19	sSTM‑21	‑	VC‑12
20	sSTM‑22	‑	VC‑12
21	sSTM‑24	‑	VC‑12
22	sSTM‑21	‑	VC‑11
23	sSTM‑22	‑	VC‑11
24	sSTM‑24	‑	VC‑11
25	sSTM‑11	‑	VC‑12
26	sSTM‑12	‑	VC‑12
27	sSTM‑14	‑	VC‑12
28	sSTM‑18	‑	VC‑12
29	sSTM‑116	‑	VC‑12
30	STM-64	AU‑4‑16c	VC‑4‑16c
31	STM‑16	AU‑4‑4c	VC‑4‑4c
32	STM‑4	AU‑4‑4c	VC‑4‑4c
Номер варианта	Агрегатные сигналы	Сигналы административных блоков	Тракты виртуальных контейнеров
33	STM‑256	AU‑4‑256c ‑	VC‑4‑256c
34	STM‑256	AU‑4‑64c	VC‑4‑64c
35	STM‑256	AU‑4‑16c	VC‑4‑16c
36	STM‑256	AU‑4‑4c	VC‑4‑4c
37	STM‑256	AU‑4	VC‑3
38	STM‑256	AU‑4	VC‑2
39	STM‑256	AU‑4	VC‑12
40	STM‑256	AU‑4	VC‑11

Задача 2. В сети синхронной цифровой иерархии с топологией «кольцо» и заданным количеством узлов, в которых размещены мультиплексоры ввода/вывода, организованы тракты виртуальных контейнеров одного вида. Каждый узел с каждым обменивается одинаковым количеством трактов виртуальных контейнеров.

Определить требуемый уровень синхронных транспортных модулей. Определить количество интерфейсов компонентных сигналов в каждом мультиплексоре.

 

Номер варианта	Количество узлов в сети	Количество трактов для связи каждого узла  с каждым	Тракты виртуальных контейнеров
01	4	2	VC‑4
02	4	5	VC‑3
03	4	50	VC‑2
04	4	100	VC‑12
05	4	120	VC‑11
06	6	2	VC‑4
07	6	5	VC‑3
08	6	50	VC‑2
09	6	100	VC‑12
10	6	120	VC‑11

 

 

Задача 3. В сети синхронной цифровой иерархии с топологией «кольцо», состоящее из трех узлов, в которых размещены мультиплексоры ввода/вывода, организованы тракты виртуальных контейнеров разного вида.

Определить уровень синхронных транспортных модулей в «кольце». Определить количество интерфейсов компонентных сигналов в каждом мультиплексоре.

 

 

Номер варианта	Количество трактов для связи между узлами 1 – 2	Количество трактов для связи между узлами 1 – 3	Количество трактов для связи между узлами 2 – 3
01	6 VC‑3	5 VC‑4	3 VC‑3
02	252 VC‑12	2 VC‑4	126 VC‑12
03	1 VC‑4‑4c	1 VC‑4	6 VC‑3
04	1 VC-4-16c	1 VC‑4	3 VC‑3
05	12 VC‑12	6 VC‑12	1 VC‑2
06	4 VC‑11	1 VC‑2	2 VC‑2
07	2 VC‑3	14 VC‑2	21 VC‑2
08	4 VC‑3	42 VC‑12	63 VC‑12
09	5 VC‑3	28 VC‑11	112 VC‑11
10	1 VC‑4‑16c	2 VC‑4	1 VC‑4

Задача 4. На участке оптической сети с топологией «точка – точка», использующей заданную технологию передачи, организованы оптические каналы для передачи компонентных сигналов, являющихся сигналами синхронных транспортных модулей заданного уровня. Для двунаправленной передачи между узлами используется два оптических волокна.

Определить суммарную скорость передачи сигналов между двумя узлами при максимальном числе оптических несущих.

 

Номер варианта	Компонентные сигналы	Количество  оптических каналов	Технология передачи
01	STM‑4	4	WDM
02	STM‑4	8	WDM
03	STM‑4	16	WDM
04	STM‑16	24	DWDM
05	STM‑16	32	DWDM
06	STM‑16	48	DWDM
07	STM‑16	64	DWDM
08	STM‑64	32	DWDM
09	STM‑64	64	DWDM
10	STM‑64	72	HDWDM
11	STM‑256	4	WDM
12	STM‑256	32	DWDM
13	STM‑256	64	DWDM
14	STM‑256	72	HDWDM

Задача 5. Агрегатными сигналами в сетях SDH являются сигналы вида sSTM‑1k и sSTM‑2n.

Определить максимальное количество организуемых трактов виртуальных контейнеров указанного вида. Указать скорости передачи на схеме мультиплексирования.

 

Номер варианта	Агрегатные сигналы	Тип трактов виртуальных контейнеров
01	sSTM‑21	VC‑2
02	sSTM‑22	VC‑12
03	sSTM‑24	VC‑2
04	sSTM‑11	VC‑12
05	sSTM‑12	VC‑12
06	sSTM‑14	VC‑11
07	sSTM‑18	VC‑12
08	sSTM‑116	VC‑11

 

Задача 6. Привести максимальное значение конкатенированных контейнеров указанного вида.

 

Номер варианта	Виртуальные контейнеры
01	VC‑12
02	VC‑4
03	VC‑11
04	VC‑2
05	VC‑3

 

Задача 7. Привести необходимое количество трибутивных и административных блоков при мультиплексировании в агрегатный сигнал заданного уровня из указанных компонентных потоков.

 

Номер варианта	Агрегатные сигналы	Компонентные потоки	Тракты виртуальных контейнеров высокого порядка
01	STM‑4	VC‑2	VC‑4
02	STM‑16	VC‑12	VC‑3
03	STM‑64	VC‑2	VC‑3
04	STM‑16	VC‑12	VC‑4
05	STM‑64	VC‑11	VC‑3
06	STM‑256	VC‑11	VC‑4
07	STM‑256	VC‑3	VC‑4
08	STM‑4	VC‑3	VC‑3
09	STM‑256	VC‑4	VC‑4
10	STM‑4	VC‑4	VC‑4

 

 

ФУНКЦИИ ТЕЛЕКОММУНИКАЦИОННЫХ

ТРАНСПОРТНЫХСЕТЕЙ

Задача 1. Известны сигналы в интерфейсах цифровых сетей.

Привести для заданного сигнала параметры цифровых интерфейсов: стандартные скорости передачи с допустимыми отклонениями от номинальных значений; интерфейсные коды, их алгоритмы, фрагмент кодирования двоичного сигнала.

Оценить вероятность появления символов одного знака и количество последовательных символов одного знака в цифровом сигнале.

Рассчитать избыточность кода.

 

Номер варианта	Сигнал	Номер варианта	Сигнал
01	Е0 (сигнал в ОЦК), противонаправленный. интерфейс	11	Е0(сигнал в ОЦК), сонаправленный интерфейс
02	Е11	12	STM‑64
03	Е12, симметричная пара	13	97 728 кбит/с
04	Е21, симметричная пара	14	Е21, коаксиальная  пара
05	Е22	15	STM‑16
06	Е31	16	STM‑1, коаксиальная пара
07	Е0 (сигнал в ОЦК), интерфейс с центральным генератором	17	STM‑1, оптическое волокно
08	Е4	18	Е12, коаксиальная пара
09	Е21, коаксиальная пара	19	Е32
10	STM‑4	20	Е12, симметричная пара

 

 

Задача 2. Определить байтовые позиции начала и конца цикла VC ‑4 в цикле STM ‑ N, если в указателе административного блока была произведена инверсия пяти символов в битах 7 и 8 байта Н1 и в байте Н2.

Первоначальное значение указателя известно (задано в натуральном арифметическом коде).

 

 

Номер варианта	STM‑N	Первоначальное значение указателя	Инверсия пяти битов
01	STM‑1	00 00001011	I
02	STM‑4	00 00010001	I
03	STM‑16	00 00100001	I
04	STM‑64	00 00001111	I
05	STM‑256	00 00000110	I
06	STM‑1	00 00000111	D
07	STM‑4	00 10000000	D
08	STM‑16	00 00000001	D
09	STM‑64	00 00000101	D
10	STM‑256	00 00101000	D

 

Задача 3. Определить байтовые позиции начала и конца цикла виртуального контейнера низкого порядка VC ‑ n в цикле виртуального контейнера высокого порядка, если в указателе трибутивного блока была произведена инверсия пяти символов в битах 7 и 8 байта V 1 и в байте V 2.

Первоначальное значение указателя известно (задано в натуральном арифметическом коде).

 

Номер варианта	Виртуальный контейнер низкого порядка	Виртуальный контейнер высокого порядка	Первоначальное значение указателя	Инверсия пяти битов
01	VC‑11	VC‑4	00 00001111	I
02	VC‑12	VC‑4	00 00000101	I
03	VC‑12	VC‑3	00 00001000	I
04	VC‑2	VC‑4	00 00001100	I
05	VC‑3	VC‑4	00 00001001	I
06	VC‑11	VC‑4	00 00000111	D
07	VC‑12	VC‑4	00 00000011	D
08	VC‑12	VC‑3	00 00001011	D
09	VC‑2	VC‑4	00 00000100	D
10	VC‑3	VC‑4	00 11000000	D

Задача 4. На сколько изменится информационная скорость передачи в агрегатном потоке STM ‑ N относительно номинальной информационной при выполнении максимальной (отрицательной или положительной) цифровой коррекции с управляемыми вставками в процессе асинхронного побитового ввода одного из заданных компонентных потоков в  виртуальный контейнер низкого порядка.

Привести общее количество и структуру сигналов управления цифровой коррекцией.

 

Номер варианта	Компонентный сигнал	Уровень STM	Виртуальный контейнер низкого порядка	Виртуальный контейнер высокого порядка	Макс. цифровая коррекция
01	Е11	STM‑4	VC‑11	VC‑4	Отрицательная
02	Е12	STM‑64	VC‑12	VC‑4	Отрицательная
03	Е2	STM‑16	VC‑2	VC‑4	Отрицательная
04	Е31	STM‑1	VC‑3	VC‑4	Положительная
05	Е32	STM‑64	VC‑3	VC‑4	Отрицательная
06	Е11	STM‑64	VC‑11	VC‑3	Положительная
07	Е12	STM‑4	VC‑12	VC‑3	Положительная
08	Е2	STM‑4	VC‑2	VC‑3	Положительная
09	Е4	STM‑16	–	VC‑4	Отрицательная
10	Е4	STN‑1	–	VC‑4	Положительная
11	Е11	STM‑4	VC‑11	VC‑3	Отрицательная
12	Е12	STM‑4	VC‑12	VC‑3	Отрицательная
13	Е2	STM‑16	VC‑2	VC‑3	Отрицательная
14	Е31	STM‑4	VC‑3	VC‑4	Отрицательная
15	Е32	STM‑4	VC‑3	VC‑4	Положительная
16	Е11	STM‑16	VC‑11	VC‑4	Положительная
17	Е12	STM‑1	VC‑12	VC‑4	Положительная
18	Е2	STM‑4	VC‑2	VC‑4	Положительная

 

Задача 5. Известна топология цифровой сети синхронной цифровой иерархии. Известны компонентные потоки. В мультиплексорах в качестве виртуальных контейнеров высокого порядка используются

VC ‑4.

Какие функции соединения используются в сетевых слоях трактов виртуальных контейнеров заданной сети.

 

Номер варианта	Компонентные сигналы	Топология сети
01	Е11	«точка – точка»
02	Е12	«кольцо»
03	Е2	«линейная цепь с функциями ввода/вывода»
04	Е31	«точка – точка»
05	Е32	«кольцо»
06	Е11	«линейная цепь с функциями ввода/вывода»
07	Е12	«точка – точка»
08	Е2	«кольцо»
09	Е4	«линейная цепь с функциями ввода/вывода»
10	Е4	«кольцо»

 

Задача 6. Для индивидуальной матрицы соединений известно число наборов портов и номер контрольной точки СР или ТСР одного порта. Указать номера контрольных точек СР или ТСР всех портов, с которыми возможны соединения данной контрольной точки.

 

Номер варианта	Число портов	Номер контрольной точки СР или ТСР порта Х	Порт Х
01	1	5	А
02	2	6	А
03	3	7	А
04	4	8	А
05	4	9	D
06	3	9	В
07	3	8	С
08	2	7	В
09	4	6	В
10	4	5	С

 

Задача 7. Рассчитать через сколько циклов будет произведено цифровое выравнивание по прямой линии тракта VC ‑ n, если частота записи отличается от частоты считывания на . Какое значение будет иметь указатель (PTR) после процедуры выравнивания, если известно его двоичное представление до выравнивания. Указать байтовые позиции цикла виртуального контейнера в трибутивном/административном блоке за три цикла (до выравнивания, в процессе выравнивания и после выравнивания).

Номер варианта	, ppm.	Уровень VC ‑ n	Значение PTR до выравнивания
01	+0,0001	VC‑12	0000011101
02	–0,0005	VC‑2	0000000011
03	–0,0004	VC‑31	0000001110
04	+0,0006	VC‑4	0001100110
05	–0,0008	VC‑11	0000001101
06	+00009	VC‑32	0000100111
07	–0,0003	VC‑4	0000110110
08	–0,0002	VC‑12	0000000110
09	+0,0005	VC‑11	0000001011
10	–0,0007	VC‑4	0000011011

 

 

ПРИЛОЖЕНИЕ А