Основы логические устройства компьютера (сумматор).

 

Базовые логические элементы.

Базовые логические элементы реализуют рассмотренные выше три основные логические операции,

· Логический элемент «И»- логическое умножение,

· Логический элемент «ИЛИ»- логическое сложение,

· Логический элемент «НЕ» – инверсию.

Поскольку любая логическая операция, может быть представлена в виде комбинации трех основных, любые устройства компьютера, позволяющие обработку или хранение информации, могут быть собраны из базовых логических элементов как из кирпичиков.

Логические элементы компьютера оперируют с сигналами, представляющими собой электрические импульсы. Есть импульс- логическое значение сигнала 1, нет импульса- значение 0. На вход логических элементов поступают сигналы –аргументы, на выходе появляются сигнал-функция.

Преобразование сигнала логическим элементом задается таблицей состояния, которая фактически является таблицей истинности, соответствующей логической функции.

Логический элемент «И».

На входы А и В логического элемента последовательно подаются четыре пары сигналов различных значений, на выходу получается последовательность из четырех сигналов, значения которых определяются в соответствие с таблицей истинности операции логического умножения.

 

И

А (0,0,1,1)

F (0,0,0,1)

В (0,1,0,1)

Логический элемент «ИЛИ».

На входы А и В логического элемента последовательно подаются четыре пары сигналов различных значений, на выходе получается последовательность из четырех сигналов, значения которых определяются в соответствие с таблицей истинности операции логического сложения.

 

ИЛИ

А(0,0,1,1)

F (0,1,1,1)

В(0,1,0,1)

Логическое элемент «НЕ».

На вход А логического элемента последовательно подаются два сигнала, на выходе получается последовательность из двух сигналов, значение которых определяются в соответствии с таблицей истинности логической инверсии.

	НЕ

 

А(0,1) F(1,0)

Сумматор двоичных чисел.

В целях максимального упрощения работы компьютера все многообразие математических операций в процессоре сводится к сложению двоичных чисел. Поэтому главной частью процессора является сумматор, которых и обеспечивает такое сложение.

Полусумматор. Вспомним, что при сложении двоичных чисел образуется сумма в данном разряде, при этом возможен перенос в старший разряд. Обозначим слагаемые (А,В), перенос (P) и сумму (S). Таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд выглядит следующим образом,

 

 

 

Из этой таблицы сразу видно, что перенос может реализовать с помощью операции логического умножения,

P=A&B.

Получим теперь формулу для вычисления суммы. Значения суммы более всего совпадают с результатом операции логического сложения (кроме случая, когда на вход подаются две единицы, а на выходе должен получится нуль).

Нужный результат достигается, если результат логического сложения умножить на инвертированный перенос. Таким образом, для определения суммы можно применить следующее выражение,

Теперь, на основе полученных логических выражений, можно построить из базовых логических элементов схему полусумматора.

По логической формуле переноса легко определить, что для получения переноса необходимо использовать логический элемент «И».

Анализ логической формулы для сумма показывает, что на выходе должен стоять элемент логического умножения «И», который имеет два входа. На один из входов подается результат логического сложения исходных величин АmВ, т.е. на него должен подаваться сигнал с элемента логического сложения «ИЛИ».

На второй вход требуется подать результат инвертированного логического умножения исходных сигналов,

То есть на второй вход подается сигнал с элемента «НЕ», на вход которого получает сигнал с элемента логического умножения «И».

 

И

А(0,0,1,1) P(0,0,0,1)

В(0,1,0,1)

		НЕ
			И

 

 

0,0,0,1 1,1,1,0

ИЛИ

S(0110)

 

 

Данная схема, называется полусумматором, так как реализует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда.

Полный одноразрядный сумматор. Полный одноразрядный сумматор должен иметь три входа, А, В- слагаемые и P₀- перенос из предыдущего разряда и два выхода, сумма S и перенос P. Таблица сложения в этом случае будет иметь следующий вид,

 

 

Идея построена полного сумматора точно такая же, как и полусумматора. Перенос реализуется с помощью формулы для получения переноса,

Логическое выражение для вычисления суммы в полном сумматоре принимает следующий вид,

Много разрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор, причем выход (перенос) сумматора младшего разряда подключен к входу сумматора старшего разряда.

Регистр (триггер).

Важнейшей структурной единицей оперативной памяти компьютера, а также внутренних регистров процессора является триггер. Это устройство позволяет запоминать, хранить и считывать информацию (каждый триггер может хранить 1 бит информации).

Триггер можно построить из двух логических элементов «ИЛИ» и двух элементов «НЕ».

 

 

или

не

S(1) 1 0

 

1

 

 

0 1

R Q

 

В обычном состоянии на входы триггера подан сигнал «0», и триггер хранит «0». Для записи «1» на вход S (установочный) подается сигнал «1». Последовательно рассмотрев прохождение сигнала по схеме, видно что триггер переходит в это состояние и будет устойчиво находится в нем и после того, как сигнал на входе S исчезнет. Триггер запомнил «1», т.е. с выхода триггера Q можно считать «1».

Для того, чтобы сбросить информацию подготовится к приему новой, подается сигнал «1» на вход R (сброс), после чего триггер возратится к исходному “нулевому” состоянию.

 

 

Билет11

Воппрос1